Le casse-tête des concepteurs ESD avec les multiples exigences de tests automobiles, partie I

La tendance à « l'électrification intelligente » de la société rend nécessaire une immunité aux décharges électrostatiques au niveau du système. La CEI 61000‑4‑2 [1] définit comment effectuer le test d'immunité aux décharges électrostatiques au niveau du système. Jusqu'il y a environ 15 ans, la protection contre de tels événements impliquait la mise en œuvre de protections ESD ad hoc (TVS – suppresseurs de tension transitoire) au niveau de la carte/du système à proximité des connecteurs interfacés avec le « monde extérieur ».

Cependant, une nouvelle tendance consistant à mettre en œuvre la robustesse au niveau du système au niveau des composants (c'est-à-dire sur puce) devient rapidement une pratique courante, principalement due au désir de réduire les coûts de conception du système/de la carte.

Bien que cela puisse sembler une étape logique sur le papier, cela pose d'énormes défis au concepteur de composants ESD dans les domaines suivants :

Dans le monde automobile, la situation est encore plus difficile. En plus de l'immunité ESD au niveau du système (ISO 10605 [2], adaptée de la CEI 61000-4-2), il existe une multitude d'autres exigences concernant l'immunité aux perturbations électriques (ISO 7637 [3, 4, 5]) et aux perturbations RF (IEC 62132 [6]) qui doivent être respectées.

Cet article est divisé en deux parties. Cette première partie aborde les défis de conception ESD découlant des spécifications ISO 10605, tandis que la deuxième partie passera en revue les compromis entre la conception ESD et les exigences d'immunité CEM.

Pour répondre à la demande de solutions ESD CEI sur puce compétitives (avec des cibles supérieures à 30 A pour les spécifications de niveau 4), la mise en œuvre d'un système de protection basé sur SCR est indispensable. Grâce à sa faible tension de maintien, cette solution est extrêmement avantageuse en termes de puissance dissipée. Cependant, cela peut entraîner un écart important entre la tension de déclenchement et la tension de maintien, ce qui peut provoquer une conduction de courant non uniforme et rendre la solution inefficace. Cela jouera un rôle dans les différences spécifiques entre la CEI 61000-4-2 et l'ISO 10605 du point de vue de la conception ESD.

La norme ISO 10605 spécifie quatre combinaisons RC différentes (R=330Ω, R=1,5KΩ, C=150pF et 330pF), conduisant à des temps de décroissance des impulsions allant de 60 ns à 600 ns. La ou les combinaisons RC réelles requises au niveau de la carte/du système peuvent ne pas être connues au moment de la conception des composants. La conséquence simple est que le concepteur ESD doit valider la solution ESD sur les quatre formes d'onde de contrainte, avec des largeurs d'impulsion, des contenus énergétiques et des temps de montée complètement différents.

Dans [7], il a été rapporté qu'un SCR HT répondant aux exigences CEI niveau 4 (correspondant à l'ISO avec R = 330Ω et C = 150pF) échouait lamentablement à toutes les autres permutations de contraintes ISO avec une capacité et des résistances plus grandes. La cause fondamentale a été identifiée dans le manque d’évolutivité de puissance du SCR HV provoqué par la formation d’un filament statique pour des impulsions supérieures à 100 ns. Une corrélation de premier ordre entre la durée de contrainte TLP et le niveau ISO a également été établie (voir Figure 1 [7]).

Figure 1 : Le TLP à impulsion longue peut imiter l'impact des différentes combinaisons du test ISO [7]

Pour atteindre l'objectif de performance, une nouvelle architecture a dû être conçue avec un retard évident dans les efforts de développement de produits. Un problème similaire (c'est-à-dire le manque de corrélation entre les tests TLP et ISO avec R = 1,5 K Ω) a également été signalé dans [8].

Bien que les quatre formes d'onde de contrainte de la norme ISO 10605 soient assez bien définies, rien ne garantit que les mêmes formes d'onde sont réellement appliquées au niveau des composants. Il s'agit du principal problème conceptuel derrière la notion d'implémentation de la robustesse ESD au niveau du système au niveau du composant, c'est-à-dire que les formes d'onde réelles observées au niveau des broches connectées en externe du composant sont fonction de l'implémentation spécifique à la carte/au système (traces de connexion et/ou composants discrets). En particulier, les charges inductives (c'est-à-dire les longues traces de carte, la présence de selfs de mode commun ou les décharges via de longs câbles) entraîneront un écart significatif par rapport aux formes d'onde ISO 10605 attendues, à la fois en durée (peut devenir beaucoup plus longue) et en forme (oscillatoire, au lieu de cela). de décroissance exponentielle).